机译:通过应用制造性准则来避免基于细胞设计的低覆盖区域的布局重新合成
Purdue Univ Sch Elect &
Comp Engn W Lafayette IN 47907 USA;
Purdue Univ Sch Elect &
Comp Engn W Lafayette IN 47907 USA;
Univ Iowa Elect &
Comp Engn Dept Iowa City IA 52242 USA;
Intel Corp Hillsboro OR 97124 USA;
Intel Corp Hillsboro OR 97124 USA;
Design-for-manufacturability (DFM) guidelines; layout resynthesis; systematic defects; undetectable faults;
机译:通过应用制造性准则来避免基于细胞设计的低覆盖区域的布局重新合成
机译:控制小型分支管道连接中的振动:应用行业准则可以避免或减少问题
机译:使用RADAR的集成电路可制造性设计评估
机译:基于可制造性设计准则的重新合成以避免不可检测的故障
机译:嵌入式无源RF电路的布局级电路尺寸确定和可制造性设计方法。
机译:在布局计划中将移动增强现实(AR)应用于室内设计学生的学习:基于学习动机理论的ARCS模型的学习效果评估
机译:通过应用设计设计准则来避免基于细胞设计的低覆盖区域的布局重新合成