日本製で安価なVerilog HDLシミュレータVeritak：大規模ロジック回路を高速にシミュレーションするには

摘要

ザイリンクスの無償版ModelSim XE III Starterには1万行の制限があって，それ以上のシミュレーションでは極端にスピードが遅くなります．例えば，自分の作った回路だけでは1万行を超えなくとも，メーカ製のDDR SDRAMモデルなどを付加してシミュレーションをしようとすると，1万行を超えてシミュレーションが遅くなってしまうことがあります．そhなとき，安価に購入できるVeritak-Basicを使用すると，シミュレーションが大幅に速くなります．