机译:使用BDD的CNF表达式生成方法可加速基于SAT的逻辑电路形式验证
充足可能性判定; 二分決定グラフ; 和積標準形論理式; 形式的検証; 論理回路; SAT; BDD; CNF formulae; formal verification; logic circuits;
机译:使用BDD的CNF表达式生成方法可加速基于SAT的逻辑电路形式验证
机译:CNF形成方法使用BDD加速基于SAT的逻辑电路的格式验证
机译:CNF形成方法使用BDD加速基于SAT的逻辑电路的格式验证
机译:基于SPARK和STAMP / STPA的IC卡门系统安全模型及其分析:基于系统理论的事故模型形式验证
机译:针对高速搜索处理的数据库模式设计研究
机译: