RTDを用いた超高速フラッシュADCの設計

摘要

RTDを用いた4ビット10GS/s ADCを構成し、SPICEシミュレーションによる性能予測を行った。 量子化器に多値回路を利用した場合と比較して必要な素子数は増加するが、必要な電源電圧が低いため、超高速動作を維持したままで消費電力削減が可能であることがわかった。 更に分解能劣化要因として入力信号強度依存ジッタについて考察した。