同期／非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの評価

摘要

本論文では回路の稼働率に応じて同期式あるいは非同期式に回路の動作を選択できるハイブリッドFPGA を提案する．ロジックブロックやスイッチブロック等のデータパスを構成するコンポーネントは同期式回路モードと非同期式回路モードを持つよう構成されている．また，同期式回路と非同期式回路の間の通信は一般的にFIFOを介して行われるが，本論文ではロジックブロックを用いて効率的にFIFOを構成する手法を提案する．提案FPGAを65nmプロセスで試作し評価を行った．