マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス·スケジューリング機構の構成と評価

摘要

マルチバンク構成レジスタファイルは，従来のマルチポートレジスタファイルに比べて小面積·高速·低消費電力を実現できる．設計結果より，4バンク，128エントリのレジスタファイルでは70％の面積削減，49％のアクセスタイム削減，81％の消費電力削減を実現できることが確認できている．しかし，バンクに対するアクセス競合のため，性能低下を招く可能性がある．このペナルティに対処するため，レジスタアグセス·スケジューリング機構にょるアクセス競合回避手法を提案している．本稿では，レジスタアクセス·スケジューリング機構の構成を明らかにし，詳細設計を行った．その結果，マルチバンク構成レジスタファイルに提案方式を付加した場合でも，マルチポートレジスタファイルと比較して高速かつ小面積を実現でき，本方式の有効性を確認することができた．