演算器アレーにおける高信頼化命令写像手法

摘要

近年の微細化技術の進展により，近い将来次世代極低電力デバイスが製造可能になると予想されるが，これらは耐故障性及び安定性に大きな問題点があるため，アーキテクチャ面からは低消費電力化と追求高信頼性の同時追求が必要となる。DMR, TMRに代表される従来の空間冗長化を用いた高信頼化手法では，回路規模や実行時の消費電力が2,3倍になるという欠点をもつ。そこで本論文では，我々が提案している演算器アレー型アクセラレータのリコンフィギュラブル?アレーを用いて,効率的な空間冗長化を行うアクセラレータ構成と，そのための命令写像手法を提案した。LAPPモジュールと追加回路のHDL記述による評価パラメータのもと12種の画像処理による評価の結果，同アレーを用いた従来TMR手法に比べて1アクセラレーション動作における電力は約13.5%削減できることが分かった。