入出力間規則性予見方式による回路設計法

摘要

減算と加算に関して入力パターンから出力の規則性を予見し，桁借り伝搬を抑制する設計法の提案を行い，FPGAでのシミュレーションによる既存の演算方式との比較検討を行った．その結果，比較的高速で，かつ，ゲート数を抑え，モジュール化に向いた構成法であることが確認できた．このような入出力パターンの規則性予見を行う回路の設計法は，四則演算回路以外にも適用することが可能であり，提案する設計法を冗長2進演算器に適用し，シミュレーションによる諸特性の検証結果を報告する．