机译:时钟树的后优化,用于在45 nm及以下技术节点中动态降低时钟树功率
Clock Tree; Power Consumption; System on Chip; Dynamic Clock Tree Power;
机译:时钟树的后优化,用于在45 nm及以下技术节点中动态降低时钟树功率
机译:容错型集成时钟门,用于在宽电压IOT处理器上优化时钟树功率
机译:负载平衡时钟树综合与可调延迟缓冲器插入,可减少多种动态电源电压设计中的时钟偏斜
机译:后优化时钟树以降低电源噪声
机译:通过本地谐振时钟和动态阈值MOS降低数字系统的功耗。
机译:橡树的内生节律性生长受内部时钟的调节而不是资源的可用性
机译:同步CMOS数字电路中的时钟树优化,可通过折叠电源电流瞬变来降低基板噪声