Cadence ermoglicht Giga-Gate/Gigahertz-Design bei 28nm-Strukturen

摘要

Cadence Design Systems stellte seinen neuen umfassenden digitalen End-to-End Flow vor. Dieser beschleunigt das Design von Giga-Gate/Gigahertz SoC-Bauteilen (System-on-Chip) bei 28-Nanometer-Strukturen und liefert dadurch auch Leistungs- und Time-to-Market- Vorteile. Der neue Flow basiert auf Cadence Encounter und dem Silicon Realization-Konzept des EDA-Software-Entwicklers, einem Schlusselelement der EDA 3 60-Vision. Er eroffnet den bislang schnellsten zielgerichteten Weg zu Giga-Gate/Gigahertz-Chips.