Integration -外文期刊【掌桥科研】

全选（0）

1.
【24h】 Establishing latch correspondence for sequential circuits using distinguishing signatures

包量

机译使用区分特征为时序电路建立闩锁对应关系
- 作者：Janett Mohnke, Paul Molitor, Sharad Malik
- 刊名：Integration
- 1999年第1期
2.
【24h】 A timing-driven floorplanning algorithm wih the Elmore delay model for building block layout

包量

机译具有Elmore延迟模型的时序驱动平面规划算法，用于构建模块布局
- 作者：Tetsushi Koide, Shin'ichi Wakabayashi
- 刊名：Integration
- 1999年第1期
3.
【24h】 Provably good moat routing

包量

机译良好的护城河路线
- 作者：J.L. Ganley, J.P. Cohoon
- 刊名：Integration
- 1999年第1期
4.
【24h】 Maximum weighted independent sets on transitive graphs and applications

包量

机译可及图及其应用上的最大加权独立集
- 作者：Dimitri Kagaris, Spyros Tragoudas
- 刊名：Integration
- 1999年第1期
5.
【24h】 Low-power pipelined LMS adaptive filter architectures with minimal adaptation delay

包量

机译具有最小自适应延迟的低功耗流水线LMS自适应滤波器架构
- 作者：S. Ramanathan, V. Visvanathan
- 刊名：Integration
- 1999年第1期
6.
【24h】 Shaping a VLSI wire to minimize Elmore delay with consideration of cupling capactiance

包量

机译考虑耦合电容，对VLSI导线进行整形以最大程度地减少Elmore延迟
- 作者：Youxin Gao, D.F. Wong
- 刊名：Integration
- 1999年第2期
7.
【24h】 Multi-schedule deisgn space exploration: an alternative synthesis framework

包量

机译多计划设计空间探索：替代综合框架
- 作者：M.E. Dalkilic, V. Pitchumani
- 刊名：Integration
- 1999年第2期
8.
【24h】 Timing driven cell replication during placement for cycle time optimization

包量

机译放置期间定时驱动单元复制以优化周期时间
- 作者：Ingmar Neumann, hans-Ulrich Post
- 刊名：Integration
- 1999年第2期
9.
【24h】 Generating enw benchmark desgins using a multi-terminal net model

包量

机译使用多终端网络模型生成enw基准设计
- 作者：Dirk Stroobandt, Jo Depreitere, Jan Van Campenhout
- 刊名：Integration
- 1999年第2期
10.
【24h】 Assessing merged DRAM/Logic technology

包量

机译评估合并的DRAM /逻辑技术
- 作者：Yong-Bin Kim, Tom W. Chen
- 刊名：Integration
- 1999年第2期
11.
【24h】 Synthesis of low-power CMOS circuits using hybrid topologies

包量

机译使用混合拓扑合成低功率CMOS电路
- 作者：Michael Gallant, Dhamin Al-Khalili
- 刊名：Integration
- 1999年第2期
12.
【24h】 Unified data path allocation and BIST intrusion

包量

机译统一的数据路径分配和BIST入侵
- 作者：Katzalin Olcoz, Francisco Tirado, Hortensia Mecha
- 刊名：Integration
- 1999年第1期
13.
【24h】 Synthesis of ASIPs for DSP algorithms

包量

机译用于DSP算法的ASIP的综合
- 作者：S. Ramanathan, V. Visvanathan, S.K. Nandy
- 刊名：Integration
- 1999年第1期
14.
【24h】 High-speed redundant reciprocal approximation

包量

机译高速冗余倒数逼近
- 作者：Peter-Michael Seidel
- 刊名：Integration
- 1999年第1期
15.
【24h】 Retiming contorl logic

包量

机译重定时控制逻辑
- 作者：Naresh Maheshwari, Sachin S. Sapatnekar
- 刊名：Integration
- 1999年第1期
16.
【24h】 New efficient totally self-checking Berger code checkers

包量

机译新型高效的完全自检Berger代码检查器
- 作者：X. Kavousianos, D. Nikolos, G. Foukarakis
- 刊名：Integration
- 1999年第1期
17.
【24h】 ODFDD minimizaiton by genetic algorithms with application to circuit design

包量

机译基于遗传算法的ODFDD最小化及其在电路设计中的应用
- 作者：Rolf Drechsler, Bernd Becker, Nicole Drechsler
- 刊名：Integration
- 1999年第2期
18.
【24h】 Bounds, designs and layouts for multi-terminal FPIC architectures

包量

机译多终端FPIC架构的界限，设计和布局
- 作者：Dinesh Bhatia, James Haralambides
- 刊名：Integration
- 1999年第2期
19.
【24h】 A hardware implementation of realloc function

包量

机译重新分配功能的硬件实现
- 作者：Witawas Srisa-an, Chia-Tien Dan Lo, J. Morris Chang
- 刊名：Integration
- 1999年第2期
20.
【24h】 A parallel VLSI architecture of Kalman-filter-based algorithms for signal reconstruction

包量

机译基于卡尔曼滤波器的信号重建的并行VLSI架构
- 作者：Daniel Massicotte
- 刊名：Integration
- 1999年第2期
21.
【24h】 A GA with heuristic-based decoder for IC floorplanning

包量

机译带有基于启发式解码器的GA，用于IC布局规划
- 作者：B.H. Gwee, M.H. Lim
- 刊名：Integration
- 1999年第2期
22.
【24h】 Testing with decision diagrams

包量

机译使用决策图进行测试
- 作者：Bernd Becker
- 刊名：Integration
- 1998年第1a2期
23.
【24h】 Sequential test generators: past, present and future

包量

机译顺序测试生成器：过去，现在和将来
- 作者：Yong Chang Kim,Kewal K. Saluja
- 刊名：Integration
- 1998年第1a2期
24.
【24h】 High-level test synthesis: a survey

包量

机译高级测试综合：调查
- 作者：Indradeep Ghosh,Niraj K. Jha
- 刊名：Integration
- 1998年第1a2期
25.
【24h】 An approach to test synthesis from higher level

包量

机译从更高层次测试综合的方法
- 作者：Michiko Inoue,Hideo Fujiwara
- 刊名：Integration
- 1998年第1a2期
26.
【24h】 I_DDQ testing: state of the art and future trends

包量

机译 I_DDQ测试：最新技术和未来趋势
- 作者：A. Ferre,E. Isern,J. Rius
- 刊名：Integration
- 1998年第1a2期
27.
【24h】 On-line testing for VLSI: state of the art and trends

包量

机译 VLSI在线测试：最新技术和趋势
- 作者：Michael Nicolaidis
- 刊名：Integration
- 1998年第1a2期
28.
【24h】 BIST for systems-on-a-chip

包量

机译片上系统的BIST
- 作者：Hans-Joachim Wunderlich
- 刊名：Integration
- 1998年第1a2期
29.
【24h】 FTROM: A Silicon Compiler for Fault-tolerant ROMs

包量

机译来自：容错ROM的硅编译器
- 作者：Anurag Gupta,Kanad Chakraborty,Pinaki Mazumder
- 刊名：Integration
- 1998年第1a2期
30.
【24h】 Design of mixed-signal systems for testability

包量

机译可测试性的混合信号系统设计
- 作者：Vshwani D. Agrawal
- 刊名：Integration
- 1998年第1a2期
31.
【24h】 Mixed-signal on-chip timing measurements

包量

机译混合信号片上时序测量
- 作者：Mani Soma
- 刊名：Integration
- 1998年第1a2期
32.
【24h】 A new approach in feature interaction testing

包量

机译功能交互测试中的新方法
- 作者：Masahide Nakamura,Tohru Kikuno
- 刊名：Integration
- 1998年第1a2期
33.
【24h】 Delay fault models for VLSI circuits

包量

机译 VLSI电路的延迟故障模型
- 作者：Irith Pomeranz,Sudhakar M. Reddy
- 刊名：Integration
- 1998年第1a2期

Integration

机译 使用区分特征为时序电路建立闩锁对应关系

机译 具有Elmore延迟模型的时序驱动平面规划算法，用于构建模块布局

机译 良好的护城河路线

机译 可及图及其应用上的最大加权独立集

机译 具有最小自适应延迟的低功耗流水线LMS自适应滤波器架构

机译 考虑耦合电容，对VLSI导线进行整形以最大程度地减少Elmore延迟

机译 多计划设计空间探索：替代综合框架

机译 放置期间定时驱动单元复制以优化周期时间

机译 使用多终端网络模型生成enw基准设计

机译 评估合并的DRAM /逻辑技术

机译 使用混合拓扑合成低功率CMOS电路

机译 统一的数据路径分配和BIST入侵

机译 用于DSP算法的ASIP的综合

机译 高速冗余倒数逼近

机译 重定时控制逻辑

机译 新型高效的完全自检Berger代码检查器

机译 基于遗传算法的ODFDD最小化及其在电路设计中的应用

机译 多终端FPIC架构的界限，设计和布局

机译 重新分配功能的硬件实现

机译 基于卡尔曼滤波器的信号重建的并行VLSI架构

机译 带有基于启发式解码器的GA，用于IC布局规划

机译 使用决策图进行测试

机译 顺序测试生成器：过去，现在和将来

机译 高级测试综合：调查

机译 从更高层次测试综合的方法

机译 I_DDQ测试：最新技术和未来趋势

机译 VLSI在线测试：最新技术和趋势

机译 片上系统的BIST

机译 来自：容错ROM的硅编译器

机译 可测试性的混合信号系统设计

机译 混合信号片上时序测量

机译 功能交互测试中的新方法

机译 VLSI电路的延迟故障模型

机译使用区分特征为时序电路建立闩锁对应关系

机译具有Elmore延迟模型的时序驱动平面规划算法，用于构建模块布局

机译良好的护城河路线

机译可及图及其应用上的最大加权独立集

机译具有最小自适应延迟的低功耗流水线LMS自适应滤波器架构

机译考虑耦合电容，对VLSI导线进行整形以最大程度地减少Elmore延迟

机译多计划设计空间探索：替代综合框架

机译放置期间定时驱动单元复制以优化周期时间

机译使用多终端网络模型生成enw基准设计

机译评估合并的DRAM /逻辑技术

机译使用混合拓扑合成低功率CMOS电路

机译统一的数据路径分配和BIST入侵

机译用于DSP算法的ASIP的综合

机译高速冗余倒数逼近

机译重定时控制逻辑

机译新型高效的完全自检Berger代码检查器

机译基于遗传算法的ODFDD最小化及其在电路设计中的应用

机译多终端FPIC架构的界限，设计和布局

机译重新分配功能的硬件实现

机译基于卡尔曼滤波器的信号重建的并行VLSI架构

机译带有基于启发式解码器的GA，用于IC布局规划

机译使用决策图进行测试

机译顺序测试生成器：过去，现在和将来

机译高级测试综合：调查

机译从更高层次测试综合的方法

机译片上系统的BIST

机译来自：容错ROM的硅编译器

机译可测试性的混合信号系统设计

机译混合信号片上时序测量

机译功能交互测试中的新方法