首页>外文会议>其他>IEEE VLSI test symposium

IEEE VLSI test symposium

召开年：
召开地：
出版时间：-

会议文集：-

会议论文

热门论文

全部论文

全选（0）

1.Identifying sequentially untestable faults using illegal states

机译：使用非法状态识别依次不可能的故障
- 作者：Long D.E.;Iyer M.A.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
2.Asynchronous multiple scan chains

机译：异步多扫描链
- 作者：Narayanan S.;Breuer M.A.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
3.Real-time on-board bus testing

机译：实时车载总线测试
- 作者：Floyd J.A.;Perry M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
4.Frequency-based BIST for analog circuit testing

机译：基于频率的模拟电路测试的BIST
- 作者：Khaled S.;Kaminska B.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
5.A distance reduction approach to design for testability

机译：可测试性设计的距离减少方法
- 作者：Hsu F.F.;Patel J.H.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
6.A scheduling problem in test generation

机译：试验生成中的调度问题
- 作者：Inoue T.;Maeda H.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
7.Author Index

机译：作者索引
- 作者：Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
8.Testing combinational iterative logic arrays for realistic faults

机译：测试组合迭代逻辑阵列以实现现实故障
- 作者：Gizopoulos D.;Nikolos D.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
9.Detection and location of faults and defects using digital signal processing

机译：使用数字信号处理的故障和缺陷的检测和位置
- 作者：Thibeault C.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
10.A gate-array based 500 MHz triple channel ATE controller with 40 pS timing verniers

机译：基于栅极阵列的500 MHz三频道ATE控制器，具有40 PS时序Verniers
- 作者：Brown S.;Gutierrez G.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
11.Cyclic stress tests for full scan circuits

机译：全扫描电路的循环应力测试
- 作者：Dabholkar V.;Chakravarty S.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
12.Circuit design for low overhead delay-fault BIST using constrained quadratic 0-1 programming

机译：使用约束二次0-1编程的低开销延迟故障BIST的电路设计
- 作者：Shaik I.P.;Bushnell M.L.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
13.An experimental evaluation of the differential BICS for I/sub DDQ/ testing

机译：对I / SUB DDQ /测试的差分BICS的实验评估
- 作者：Weber W.W.;Singh A.D.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
14.Synthesis of locally exhaustive test pattern generators

机译：局部详尽测试模式发生器的合成
- 作者：Kemnitz G.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
15.A novel pattern generator for near-perfect fault-coverage

机译：用于近乎完美故障覆盖的新型图案发生器
- 作者：Chatterjee M.;Pradhan D.K.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
16.Improving topological ATPG with symbolic techniques

机译：用象征技术改善拓扑ATPG
- 作者：Corno F.;Prinetto P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
17.Test pattern generation for I/sub DDQ/: increasing test quality

机译：测试模式生成I / SUB DDQ /：测试质量增加
- 作者：Dalpasso M.;Favalli M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
18.Partial scan designs without using a separate scan clock

机译：部分扫描设计而不使用单独的扫描时钟
- 作者：Kwang-Ting Cheng;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
19.Synthesis of combinational circuits with special fault-handling capabilities

机译：具有特殊故障处理能力的组合电路的合成
- 作者：Bogliolo A.;Damiani M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
20.Detecting I/sub DDQ/ defective CMOS circuits by depowering

机译：通过dopowering检测I / SUB DDQ /缺陷CMOS电路
- 作者：Rius J.;Figueras J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
21.Self-test in a VCM driver chip

机译：VCM驱动程序芯片中的自检
- 作者：Sebaa L.;Gardner N.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
22.Switch-level modeling of transistor-level stuck-at faults

机译：晶体管级卡在故障中的开关级模型
- 作者：Liden P.;Dahlgren P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
23.Verification of transient response of linear analog circuits

机译：线性模拟电路瞬态响应的验证
- 作者：Balivada A.;Hoskote Y.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
24.A partial scan methodology for testing self-timed circuits

机译：用于测试自定时电路的部分扫描方法
- 作者：Khoche A.;Brunvand E.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
25.High level fault modeling of asynchronous circuits

机译：异步电路的高级故障建模
- 作者：Ding Lu;Tong C.Q.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
26.The concept of resistance interval: a new parametric model for realistic resistive bridging fault

机译：电阻间隔的概念：一种新的现实电阻桥接故障参数模型
- 作者：Renovell M.;Huc P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
27.Retiming, resynthesis, and partitioning for the pseudo-exhaustive testing of sequential circuits

机译：旋转电路伪详尽测试的重度，重新合成和分区
- 作者：Lejmi S.;Kaminska B.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
28.Improving the efficiency of error identification via signature analysis

机译：通过签名分析提高错误识别效率
- 作者：Stroud C.E.;Damarla T.R.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
29.An apparatus for pseudo-deterministic testing

机译：伪确定性测试的装置
- 作者：Mukund S.K.;McCluskey E.J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
30.Arithmetic built-in self test for high-level synthesis

机译：高级合成的算术内置自检
- 作者：Mukherjee N.;Kassab H.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
31.Diagnosis of interconnects and FPICs using a structured walking-1 approach

机译：使用结构的步行1方法诊断互连和FPIC
- 作者：Liu T.;Lombardi F.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
32.Testability of floating gate defects in sequential circuits

机译：顺序电路浮栅缺陷的可测试性
- 作者：Champac V.H.;Figueras J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
33.Simulation of at-speed tests for stuck-at faults

机译：模拟卡住故障的速度试验
- 作者：Chakraborty T.J.;Agrawal V.D.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
34.On shrinking wide compressors

机译：在缩小压缩机上
- 作者：Savir J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
35.Test preparation for high coverage of physical defects in CMOS digital ICs

机译：CMOS数字IC中的物理缺陷高覆盖的测试准备
- 作者：Santos M.B.;Simoes M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
36.Scan testing of micropipelines

机译：扫描微观潜水线的测试
- 作者：Petlin O.A.;Furber S.B.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
37.Resynthesis for sequential circuits designed with a specified initial state

机译：用于指定初始状态的顺序电路的重新合成
- 作者：Yotsuyanagi H.;Kajihara S.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
38.On the decline of testing efficiency as fault coverage approaches 100

机译：关于测试效率的下降作为故障覆盖方法100
- 作者：Wang L.-C.;Mercer P.R.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
39.An approach to dynamic power consumption current testing of CMOS ICs

机译：CMOS IC的动态功耗电流测试方法
- 作者：Segura J.A.;Roca M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
40.The use of IDDQ testing in low stuck-at coverage situations

机译：使用IDDQ测试在低卡住覆盖范围内
- 作者：Maxwell P.C.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
41.An optimized testable architecture for finite state machines

机译：用于有限状态机的优化可测试架构
- 作者：Ting-Yu Kuo;Chun-Yeh Liu;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
42.Reducing test application time in scan design schemes

机译：减少扫描设计方案中的测试时间
- 作者：Vinnakota B.;Stessman N.J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
43.On the application of local circuit transformations with special emphasis on path delay fault testability

机译：关于局部电路变换在局部电路变换应用于路径延迟故障可测试性
- 作者：Hengster H.;Drechsler R.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
44.A solution for the on-line test of analog ladder filters

机译：模拟梯形滤波器在线试验的解决方案
- 作者：Vazquez D.;Rueda A.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
45.A low cost 100 MHz analog test bus

机译：低成本100 MHz模拟测试总线
- 作者：Sunter S.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
46.Compact test generation for bridging faults under I/sub DDQ/ testing

机译：在I / SUB DDQ /测试下桥接故障的紧凑型试验
- 作者：Reddy R.S.;Pomeranz I.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
47.Reliability evaluation of combinational logic circuits by symbolic simulation

机译：组合逻辑电路通过符号仿真的可靠性评估
- 作者：Bogliolo A.;Damiani M.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
48.Proceedings 13th IEEE VLSI Test Symposium

机译：诉讼第13届IEEE VLSI测试研讨会
- 作者：Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
49.Testability metrics for synthesis of self-testable designs and effective test plans

机译：用于合成自我可测量设计和有效测试计划的可测试性指标
- 作者：Vahidi K.;Orailoglu A.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
50.VISION: an efficient parallel pattern fault simulator for synchronous sequential circuits

机译：视觉：同步顺序电路的有效平行模式故障模拟器
- 作者：Nair R.;Dong Sam Ha;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
51.Generation of high quality tests for functional sensitizable paths

机译：为功能性敏化路径产生高质量测试
- 作者：Krstic A.;Kwang-Ting Cheng;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
52.On the design of at-speed testable VLSI circuits

机译：关于速度可测试VLSI电路的设计
- 作者：Soufi M.;Savaria Y.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
53.A tool for automatic generation of self-checking data paths

机译：自动生成自检数据路径的工具
- 作者：Hamdi B.;Bederr H.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
54.Fault coverage analysis of RAM test algorithms

机译：RAM测试算法的故障覆盖分析
- 作者：Riedel M.;Rajski J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
55.Transformed pseudo-random patterns for BIST

机译：用于BIST的伪随机模式
- 作者：Touba N.A.;McCluskey E.J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
56.High-level test generation using physically-induced faults

机译：使用物理诱导的故障的高级试验
- 作者：Hansen M.C.;Hayes J.P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
57.Structural constraints for circular self-test paths

机译：循环自测路径的结构约束
- 作者：Carletta J.;Papachristou C.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
58.RT level testability-driven partitioning

机译：RT水平可测试性驱动的分区
- 作者：Xinli Gu;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
59.Diagnosis of scan path failures

机译：扫描路径故障的诊断
- 作者：Edirisooriya S.;Edirisooriya G.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
60.Iddt testing of continuous-time filters

机译：连续时间过滤器的IDDT测试
- 作者：Arguelles J.;Lopez M.J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
61.Checking experiments to test latches

机译：检查测试闩锁的实验
- 作者：Makar S.R.;McCluskey E.J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
62.Diagnostic of path and gate delay faults in non-scan sequential circuits

机译：非扫描顺序电路中的路径和门延迟故障的诊断
- 作者：Girard P.;Landrault C.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
63.CURRENT: a test generation system for I/sub DDQ/ testing

机译：电流：用于I / SUB DDQ /测试的测试生成系统
- 作者：Mahlstedt U.;Alt J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
64.Signature analysis and aliasing for sequential circuits

机译：连续电路的签名分析和别名
- 作者：Stroele A.P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
65.Detectable perturbations: a paradigm for technology-specific multi-fault test generation

机译：可检测的扰动：技术特异性多故障测试生成的范式
- 作者：Zemva A.;Brglez F.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
66.An approach for system tests design and its application

机译：系统测试设计的方法及其应用
- 作者：Shoukourian S.K.;Kostanian A.G.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
67.Multifault testability of delay-testable circuits

机译：延迟可测试电路的多级可测试性
- 作者：Ke W.;Menon P.R.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
68.Compact test sets for industrial circuits

机译：工业电路的紧凑型试验集
- 作者：Konijnenburg M.H.;van der Linden J.T.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
69.Decompression of test data using variable-length seed LFSRs

机译：使用可变长度种子LFSRS的测试数据的减压
- 作者：Zacharia N.;Rajski J.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
70.Redundancy removal and test generation for circuits with non-Boolean primitives

机译：非布尔基原语的电路冗余去除和试验
- 作者：Chakradhar S.T.;Rothweiler S.G.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年
71.A portable ATPG tool for parallel and distributed systems

机译：用于并行和分布式系统的便携式ATPG工具
- 作者：Corno F.;Prinetto P.;Institute of Electric and Electronic Engineer
- 会议名称：《IEEE VLSI test symposium》 | 1995年