首页>外文会议>European Design and Test Conference, 1996. ED&TC 96. Proceedings

European Design and Test Conference, 1996. ED&TC 96. Proceedings

召开年：
召开地：Paris
出版时间：-

会议文集：-

会议论文

热门论文

全部论文

全选（0）

1.Proceedings of European Design and Test Conference

机译：欧洲设计与测试会议论文集
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
2.Addressing the Challenges of System-On-A-Chip Design

机译：应对片上系统设计的挑战
- 作者：House G.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
3.VLSI design of a high speed soft decision Viterbi detector

机译：高速软判决维特比检测器的VLSI设计
- 作者：Conway T.;Nelson J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
4.A hardware/software codesign case study: design of a robot armcontroller

机译：硬件/软件代码签名案例研究：机器人手臂的设计控制者
- 作者：Abid M.;Changuel A.;Jerraya A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
5.A technique for avoiding isomorphic netlists in architecturalsynthesis

机译：避免架构中同构网表的技术合成
- 作者：Marwedel P.;Bashford S.;Domer R.;Landwehr B.;Markhof I.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
6.A spectral method for Boolean function matching

机译：布尔函数匹配的频谱方法
- 作者：Miller D.M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
7.An efficient method for the self-consistent electro-thermalsimulation and its integration into a CAD framework

机译：自洽电热的一种有效方法模拟并将其集成到CAD框架中
- 作者：Szekely V.;Poppe A.;Rencz M.;Farkas G.;Csendes A.;Pahi A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
8.A system for modelling and proving circuits

机译：用于电路建模和验证的系统
- 作者：Allemand M.;Coupet-Grimal S.;Jakubiec L.;Paillet J.-L.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
9.Formal specification of a reactive system: an exercise in VHDL,LOTOS and UNITY

机译：反应系统的正式规范：VHDL中的练习，LOTOS和UNITY
- 作者：Pierre L.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
10.Generalized Recognition Of Gates: a VLSI abstraction tool

机译：通用门识别：VLSI抽象工具
- 作者：Guignet J.B.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
11.A combined pairing and chaining algorithm for CMOS layoutgeneration

机译：CMOS布局的组合配对和链接算法代
- 作者：Velasco A.J.;Marin X.;Llopis R.P.;Carrabina J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
12.Self-checking and fault tolerant approaches can help BIST faultcoverage: a case study

机译：自检和容错方法可以帮助BIST故障范围：案例研究
- 作者：Corno F.;Prinetto P.;Sonza Reorda M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
13.System fault diagnosis based on a fuzzy qualitative approach

机译：基于模糊定性方法的系统故障诊断
- 作者：Touati M.H.;Mohamed F.;Marzouki M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
14.A hardware/software concurrent design for a real-time SP@ML MPEG2video-encoder chip set

机译：实时SP @ ML MPEG2的硬件/软件并发设计视频编码器芯片组
- 作者：Ikeda M.;Okubo T.;Abe T.;Ito Y.;Tashiro Y.;Kasai R.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
15.FORM: a frame-oriented representation method for digitaltelecommunication system design

机译：FORM：一种面向框架的数字表示方法电信系统设计
- 作者：Shirakawa K.;Higuchi K.;Miyazaki T.;Hayashi K.;Yamada K.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
16.I_DDQ: you heard the hype, but what's really coming?

机译：我_{DDQ ：您听到了炒作，但真正发生了什么？}
- 作者：Baker K.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
17.Observable time windows: verifying the results of high-levelsynthesis

机译：可观察的时间窗：验证高级结果合成
- 作者：Bergamaschi R.A.;Raje S.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
18.Achieving fault secureness in parity prediction arithmeticoperators: general conditions and implementations

机译：在奇偶校验算法中实现故障安全性运营商：一般条件和实施
- 作者：Nicolaidis M.;Manich S.;Figueras J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
19.The use of microelectronics for future telecom and multimediasystems

机译：将微电子技术用于未来的电信和多媒体系统
- 作者：Wenin J.;Van Wauwe G.;Genoe M.;Sallaerts D.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
20.Algebraic support for transformational hardware allocation

机译：转换硬件分配的代数支持
- 作者：Mendias J.M.;Hermida R.;Fernandez M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
21.Hardware check of arithmetic devices with abridged execution ofoperations

机译：精简执行的运算设备的硬件检查运作
- 作者：Drozd A.;Lobachov M.;Hassonah W.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
22.Realistic fault extraction for boards

机译：实际的电路板故障提取
- 作者：Sousa J.T.;Shen T.;Cheung P.Y.K.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
23.Applying behavioural level test generation to high-level designvalidation

机译：将行为级别的测试生成应用于高级设计验证
- 作者：Gulbins M.;Straube B.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
24.Design of test modules for the analysis of MCM interconnects

机译：用于MCM互连分析的测试模块设计
- 作者：Truzzi C.;Beyne E.;Ringoot E.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
25.Economics modelling and optimisation of MCM test strategies

机译：MCM测试策略的经济学建模和优化
- 作者：Dislis C.;Jalowiecki I.P.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
26.An automated design environment for micromechanical sensors

机译：微型机械传感器的自动化设计环境
- 作者：Murthi A.;Rocaries F.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
27.Design kit for microsystems design for an enhanced CMOS process

机译：用于增强CMOS工艺的微系统设计的设计套件
- 作者：Carrabina J.;Hebrard L.;Merlos A.;Saiz J.;Bausells J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
28.Design challenges of high speed ATM communication ASICs

机译：高速ATM通信ASIC的设计挑战
- 作者：Conesa J.L.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
29.FLAMES: A fuzzy logic ATMS and model-based expert system for analogdiagnosis

机译：FLAMES：用于模拟的模糊逻辑ATMS和基于模型的专家系统诊断
- 作者：Mohamed F.;Marzouki M.;Touati M.H.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
30.PALACE: A parallel and hierarchical layout analyzer and circuitextractor

机译：PALACE：并行和分层布局分析器和电路提取器
- 作者：Scherber F.;Barke E.;Meier W.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
31.A timing-constrained incremental routing algorithm for symmetricalFPGAs

机译：对称的时间约束增量路由算法现场可编程门阵列
- 作者：Raman S.;Liu C.L.;Jones L.G.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
32.An approach for a dynamic generation/validation system for thefunctional simulation considering timing constraints

机译：一种动态生成/验证系统的方法考虑时序约束的功能仿真
- 作者：Heinkel U.;Glauert W.H.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
33.SUZANA: a 3D CAD tool for anisotropically etched siliconmicrostructures

机译：SUZANA：用于各向异性蚀刻硅的3D CAD工具微观结构
- 作者：Buttgenbach S.;Than O.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
34.Evaluation of i_DD/v_OUT cross-correlation formixed current-voltage testing of analogue and mixed-signal circuits

机译：i _{DD / v _{OUT 互相关的评估模拟和混合信号电路的混合电流-电压测试}}
- 作者：Machado da Silva J.;Silva Matos J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
35.Simulated annealing algorithm with multi-molecule: an approach toanalog synthesis

机译：具有多分子的模拟退火算法：模拟合成
- 作者：Yang H.Z.;Fan C.Z.;Wang H.;Liu R.S.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
36.A specification invariant technique for regularity improvementbetween flow-graph clusters

机译：一种规范不变性技术，用于改善规则性在流图簇之间
- 作者：Janssen M.;Catthoor F.;De Man H.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
37.Incorporating multi-chip module packaging constraints into systemdesign

机译：将多芯片模块封装约束纳入系统设计
- 作者：Garg V.;Lacy S.;Schimmel D.E.;Stogner D.;Ulmer C.;Wills D.S.;Yalamanchili S.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
38.Deterministic pattern generation for weighted random patterntesting

机译：加权随机模式的确定性模式生成测试
- 作者：Reeb B.;Wunderlich H.-J.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
39.Assessing the quality level of digital CMOS ICs under thehypothesis of nonuniform distribution of fault probabilities

机译：评估数字CMOS IC的质量水平故障概率非均匀分布的假设
- 作者：Corsi F.;Marzocca C.;Martino S.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
40.An evolution programming approach on multiple behaviors for thedesign of application specific programmable processors

机译：一种针对多种行为的进化编程方法专用可编程处理器的设计
- 作者：Wei Zhao;Papachristou C.A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
41.Design of an optimal loosely coupled heterogeneous multiprocessorsystem

机译：最优松耦合异构多处理器的设计系统
- 作者：Bender A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
42.Test and testability techniques for open defects in RAM addressdecoders

机译：RAM地址中开放缺陷的测试和可测试性技术解码器
- 作者：Sachdev M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
43.Recursive bipartitioning of signal flow graphs for programmablevideo signal processors

机译：可编程的信号流图的递归分割视频信号处理器
- 作者：Aarts E.H.L.;Essink G.;de Kock E.A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
44.Bounding switching activity in CMOS circuits using constraintresolution

机译：使用约束条件限制CMOS电路的开关活动解析度
- 作者：Zejda J.;Cerny E.;Shenoy S.;Rumin N.C.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
45.Analysis of ISSQ/IDDQ testing implementation and circuitpartitioning in CMOS cell-based design

机译：ISSQ / IDDQ测试实现及电路分析基于CMOS单元的设计中的分区
- 作者：Rullan M.;Ferrer C.;Oliver J.;Mateo D.;Rubio A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
46.Resynthesis of combinational circuits for path count reduction andfor path delay fault testability

机译：重新合成组合电路以减少和减少路径计数用于路径延迟故障可测试性
- 作者：Krstic A.;Kwang-Ting Cheng
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
47.Relay propagation scheme for testing of MCMs on large areasubstrates

机译：用于大面积MCM测试的中继传播方案基材
- 作者：Sasidhar K.;Chatterjee A.;Zorian Y.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
48.Built-in self test architectures for multistage interconnectionnetworks

机译：内置的自测架构，可实现多级互连网路
- 作者：Bernard E.;Simon S.;Nossek J.A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
49.Automatic test generation for maximal diagnosis of linear analogcircuits

机译：自动生成测试以最大程度地诊断线性模拟电路
- 作者：Mir S.;Lubaszewski M.;Kolarik V.;Courtois B.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
50.Exploit analog IFA to improve specification based tests of SCcircuits

机译：利用模拟IFA改善SC的基于规范的测试电路
- 作者：Atzema B.;Zwemstra T.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
51.On test generation for interconnected finite-state machines-theoutput sequence justification problem

机译：互连有限状态机的测试生成输出序列对齐问题
- 作者：Pomeranz I.;Reddy S.M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
52.FPGA synthesis for minimum area, delay and power

机译：FPGA合成，可实现最小的面积，延迟和功耗
- 作者：Pan K.-R.R.;Pedram M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
53.Exploiting partitioned transition relations for efficient symbolicmodel checking in CTL

机译：利用分区过渡关系获得有效的符号CTL中的模型检查
- 作者：Casar A.;Brezocnik Z.;Kapus T.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
54.Timing driven placement reconfiguration for fault tolerance andyield enhancement in FPGAs

机译：时序驱动的布局重新配置以实现容错和FPGA的良率提高
- 作者：Mathur A.;Liu C.L.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
55.VLSI architecture for motion estimation using the block-matchingalgorithm

机译：使用块匹配进行运动估计的VLSI架构算法
- 作者：Sanz C.;Garrido M.J.;Meneses J.M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
56.Including higher-order moments of RC interconnections inlayout-to-circuit extraction

机译：包括RC互连的高阶矩布局到电路提取
- 作者：Elias P.J.H.;van der Meijs N.P.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
57.Step by step from specification to realization of anelectrochemical microsystem

机译：从规范到实现的逐步电化学微系统
- 作者：Suss W.;Lindemann K.;Eggert H.;Gorges-Schleuter M.;Jakob W.;Hoffmann W.;Rapp R.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
58.Exploiting functional dependencies in finite state machineverification

机译：在有限状态机中利用功能依赖验证
- 作者：Van Eijk C.A.J.;Jess J.A.G.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
59.Defect-oriented experiments in fault modelling and fault simulationof microsystem components

机译：故障建模和故障仿真中的面向缺陷的实验微系统组件
- 作者：Vermeiren W.;Straube B.;Holubek A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
60.Analogue fault modelling and simulation for supply currentmonitoring

机译：电源电流的模拟故障建模和仿真监控
- 作者：Zwolinski M.;Chalk C.;Wilkins B.R.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
61.An automatic hardware-software partitioner based on thepossibilistic programming

机译：基于以下内容的自动硬件-软件分区程序：可能编程
- 作者：Karkowski I.;Otten R.H.J.M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
62.Silicon Technology: Risks, Opportunities, and Challenges

机译：硅技术：风险，机遇与挑战
- 作者：Jacobs H.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
63.Future of Testing: Reintegration of Design, Testing and Manufacturing

机译：测试的未来：设计，测试和制造的重新整合
- 作者：Maly W.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
64.Methods and tools for the design of electrostatic micromotors

机译：设计静电微电机的方法和工具
- 作者：Johansson T.B.;Hameyer K.;Belmans R.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
65.Author Index

机译：作者索引
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
66.Constructing minimal spanning/Steiner trees with bounded pathlength

机译：构造具有路径限制的最小生成树/ Steiner树长度
- 作者：Pyo I.;Oh J.;Pedram M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
67.An efficient algorithm for signal flow determination in digitalCMOS VLSI

机译：一种确定数字信号流的有效算法CMOS超大规模集成电路
- 作者：Baba-ali A.R.;Farah A.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
68.Sequential permissible functions and their application to circuitoptimization

机译：顺序允许功能及其在电路中的应用优化
- 作者：Chih-Chang Lin;Kuang-Chien Chen;Marek-Sadowska M.;Tien-Chien Lee M.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》
69.An implicit algorithm for support minimization during functionaldecomposition

机译：一种在运行期间支持最小化的隐式算法分解
- 作者：Legl C.;Wurth B.;Eckl K.
- 会议名称：《European Design and Test Conference, 1996. EDTC 96. Proceedings》