机译:论非掺杂MOSFET在部分耗尽SOI CMOS工艺中用于模拟应用的巨大潜力
Microelectronics Laboratory, Universite catholique de Louvain (UCL), Place du Levant 3, B-1348 Louvain-la-Neuve, Belgium;
SOI MOSFETs; non-doped devices; floating-body effects; analog applications;
机译:0.18- / spl mu / m CMOS,用于混合数字和模拟应用,具有零伏V / sub /外延沟道MOSFET
机译:用于低温工作的超高性能红外CMOS成像器设计的MOSFET建模:0.18 umn模拟/数字CMOS工艺案例
机译:使用高级横向p-MOSFET在高温应用中使用4H-SiC CMOS的潜力
机译:圆形栅极谐波失真与常规SOI NMOSFET的比较使用0.13μm部分耗尽的SOI CMOS技术
机译:部分耗尽的SOI CMOS中的辐射硬化模拟电路。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:“CmOs模拟单元及其在模拟信号处理中的应用”