机译:模拟源/漏结深度对体MOSFET缩放的影响
Microelectronics Research Center, Georgia Institute of Technology, 791 Atlantic Dr. NW, Atlanta, GA, United States;
source/drain junction depth; threshold voltage rolloff; MOSFET;
机译:浅结源极/漏极扩展纳米CMOS中栅极感应的漏极泄漏的结深度依赖关系
机译:考虑到源极和漏极结引起的沟道耗尽层变化深度的短沟道MOSFET亚阈值表面电势模型
机译:源极和漏极结深度对MOSFET中短沟道效应的影响
机译:批量 - MOSFET的一种更准确的基于潜在的漏极电流模型
机译:用于纳米级CMOS集成电路的硅,硅锗和硅碳源极/漏极结的低电阻率接触方法。
机译:白内障患者晶状体混浊的宏观和宏观尺度评估采用深距离扫频光学相干断层扫描
机译:高掺杂漏极注入和窗口尺寸对p + / n si1-xGex源极/漏极结中缺陷产生的影响