机译:SOI CMOS RF功率晶体管中的单晶体管闩锁和大信号可靠性
Dipartimento di Ingegneria Elettrica Elettronica e dei Sistemi, Universitd di Catania, Viale A. Doria 6, 95125 Catania, Italy;
rnDepartment of Electrical and Computer Engineering, University of California at San Diego, 9500 Gilman Drive, La Jolla, CA 92093-0407, USA;
rnSTMicroelectronics s.r.l., Straddle Primosole 50, 95121 Catania, Italy;
rnDipartimento di Ingegneria Elettrica Elettronica e dei Sistemi, Universitd di Catania, Viale A. Doria 6, 95125 Catania, Italy;
silicon-on-insulator (SOI) CMOS; single-transistor latch-up; large-signal reliability; gate finger length; power amplifier (PA); power-added efficiency (PAE); RF stress; impact ionization;
机译:射频功率SOI-LDMOS晶体管中衬底效应的大信号分析
机译:通过栅极电流表征研究DC和大信号应力CMOS 65 nm RF-LDMOS的可靠性和应力机理
机译:高功率脉冲电磁干扰在CMOS反相器中的闩锁效应
机译:使用简洁的SOI-SPICE模型对部分耗尽(PD)SOI CMOS器件中的单晶体管锁存行为进行建模
机译:具有碳纳米管晶体管技术的高性能,低功耗和紧凑型CMOS VLSI电路
机译:使用基于二极管连接的CMOS晶体管的UHF微功率CMOS整流器的射频能量采集系统
机译:CMOS逆变器锁定效果的实验研究和Spice模拟由于高功率微波干扰
机译:采用0.25微米全耗尽sOI CmOs工艺制造的晶体管的热载流子可靠性