机译:针对低能电路应用的交叉电流四极SOI MOSFET的初步器件模型和缩放方案的建议
ORDIST, Grad. School of Sci. and Eng.. Kansai University, 3-3-35 Yamate-cho, Suita, Osaka 564-8680, Japan;
rnORDIST, Grad. School of Sci. and Eng.. Kansai University, 3-3-35 Yamate-cho, Suita, Osaka 564-8680, Japan;
rnORDIST, Grad. School of Sci. and Eng.. Kansai University, 3-3-35 Yamate-cho, Suita, Osaka 564-8680, Japan;
rnORDIST, Grad. School of Sci. and Eng.. Kansai University, 3-3-35 Yamate-cho, Suita, Osaka 564-8680, Japan;
rnORDIST, Grad. School of Sci. and Eng.. Kansai University, 3-3-35 Yamate-cho, Suita, Osaka 564-8680, Japan;
SOI MOSFET; Parasitic JFET; Differential negative conductance; Modeling; Performance control; Scaling scheme;
机译:交叉电流SOI MOSFET及其在多参考电压电路中的应用
机译:XCT-SOI MOSFET的规模化方案,针对小电池寿命长的医疗植入应用
机译:使用兼容SPICE的物理子电路模型仿真部分和接近完全耗尽的SOI MOSFET器件和电路
机译:未来超低功耗应用的交叉电流四极(XCT)SOI MOSFET的缩放方案和性能前景
机译:纳米级MOSFET,碳纳米管器件和集成电路的热和性能建模。
机译:面向低电压低能耗的超薄绝缘体上硅MOSFET低频噪声行为的经验和理论模型
机译:用于未来超低功耗应用的交叉电流四极管(XCT)sOI mOsFET的缩放方案和性能视角
机译:LsI / VLsI(大规模集成/超大规模集成)离子注入Gaas(砷化镓)IC处理。附录B.用于集成高速逻辑电路的Gaas mEsFET器件的二维建模