机译:研究局部应变与均匀应变作为InAs隧道FET中的性能提升器
DIEGM, Via delle Scienze 208, 33100 Udine, Italy;
IMEP-LAHC, Grenoble INP, Minatec, 3 Parvis Louis Neel, 38016 Grenoble, France;
DIEGM, Via delle Scienze 208, 33100 Udine, Italy;
IMEP-LAHC, Grenoble INP, Minatec, 3 Parvis Louis Neel, 38016 Grenoble, France;
Tunnel FET; Nanowire; Strain; InAs; NEGF;
机译:自组装量子点中的应变诱导界面空穴定位:压缩InAs / GaAs与拉伸InAs / InSb
机译:InAs纳米线隧道FET和MOSFET中的界面陷阱-第一部分:隧道FET中的模型描述和单陷阱分析
机译:应变补偿的InAs / GaAs堆叠量子点结构中的局部应变降低
机译:研究局部应变与均匀应变作为InAs隧道FET中的性能提升器
机译:InAs / GaSb和基于InAs / InAsSb II型超晶格的红外器件的暗电流抑制,光学性能改进和高频操作
机译:具有InAs / Si异质结和源极口袋结构的双栅隧道FET的漏极电流模型
机译:带有INAS / SI异质结和源口袋架构的双栅极隧道FET的排水电流模型
机译:UH-60直升机模拟器中热应力和飞行员制服对飞行性能的影响