机译:28和14 nm FDSOI nMOSFET中漏极电流局部变化的表征和建模
Univ Grenoble Alpes, IMEP LAHC, MINATEC, CS 50257, F-38016 Grenoble, France;
STMicroelectronics, BP 16, F-38921 Crolles, France;
STMicroelectronics, BP 16, F-38921 Crolles, France;
STMicroelectronics, BP 16, F-38921 Crolles, France;
Univ Grenoble Alpes, IMEP LAHC, MINATEC, CS 50257, F-38016 Grenoble, France;
Mismatch; Variability; Drain current; Characterization; Modeling;
机译:利用14nm FDSOI技术在nMOSFET中建立漏电流闪变噪声模型
机译:28 nm体NMOSFET中漏极电流从线性到饱和区域的局部变化
机译:Gigarad-TID引起的28nm体MOSFET漏极漏电流的表征和建模
机译:在28nm散装NMOSFET中排出从线性到饱和区的电流局部可变性
机译:使用MISFET进行漏极电流建模和表征。
机译:fT高于460-GHz的50nm以下50nm nMOSFET的小信号性能和建模
机译:用于计算纳米级nmOsFET中漏极电流的先进传输模型的比较