机译:一个2.5V,333Mb / s /引脚,1Gb双数据速率同步DRAM
CMOS memory circuits; DRAM chips; delay lock loops; high-speed integrated circuits; integrated circuit packaging; pipeline processing; 0.14 micron; 1 Gbit; 2.5 V; 333 Mbit/s; CMOS process; DDR SDRAM; cycle-time-adaptive wave pipelining; double-data-rate DRAM; dynamic;
机译:一个2.5V,333Mb / s /引脚,1Gb双数据速率同步DRAM
机译:1Gbit DRAM的开发,可在一个芯片上实现两种规格的1.8V 800-Mb / s / pin DDR2和2.5-V 400-Mb / s / pin DDR1
机译:开发1 Gbit DRAM,可在一个芯片中实现2个1.8V 800-MB / S /引脚DDR2和2.5-V 400-MB / S /引脚DDR1的规格
机译:1-TBYTE / S 1-GBIT DRAM架构,带有微流水线16-DRAM核,8-NS循环阵列和16-Gbit / s 3D互连,用于高吞吐量计算
机译:永磁同步发电机风力发电机的区域间振荡阻尼
机译:DRAM评分评价作为脊柱手术缺乏术后结果的预测因子
机译:旋转涡轮机叶片非同步振动的励磁试验方法(非同步振动模式阻尼测量)
机译:在NREm睡眠期间诱发的K-复合物和对心轴同步和主轴 - 异步点击的心血管反应