...
机译:用于16位1-MS / s ADC确定性数字背景校准的“拆分ADC”架构
Adaptive systems; Analog-to-digital conversion; Calibration; Digital background calibration; Mixed analog-digital integrated circuits; Self-calibrating;
机译:评论“用于确定16位1-MS / s ADC数字背景校准的'分离ADC'架构”
机译:具有子二进制架构的分离电容16位SAR ADC的背景数字校准
机译:使用“分离ADC”架构的逐次逼近型ADC的全数字背景校准
机译:用于16b 1 MS / s ADC确定性数字背景校准的分离ADC架构
机译:具有快速FPGA仿真功能的SAR ADC的后台数字校准。
机译:物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
机译:具有数字校准和DNL增强的16位1-MS / S伪差分SAR ADC实现92 dB SNDR