Comments on 'Split ADC' architecture for deterministic digital background calibration of a 16-bit 1-MS/s ADC'

Jipeng Li; Un-Ku Moon; McNeill J.A.; Coln M.; Larivee B.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >Comments on 'Split ADC' architecture for deterministic digital background calibration of a 16-bit 1-MS/s ADC'

【24h】

Comments on 'Split ADC' architecture for deterministic digital background calibration of a 16-bit 1-MS/s ADC'

机译：评论“用于确定16位1-MS / s ADC数字背景校准的'分离ADC'架构”

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

For original article by J. McNeill et al. see ibid., vol.40, no.12, p.2437-45, Dec. 2005.

机译：对于J. McNeill等人的原创文章。参见同上，第40卷，第12期，第2437-45页，2005年12月。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2006年第6期|p.1481|共1页
作者
Jipeng Li; Un-Ku Moon; McNeill J.A.; Coln M.; Larivee B.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
analogue-digital conversion; calibration; 16 bit; deterministic digital background calibration; split ADC architecture;

机译：模数转换校准16位确定性数字背景校准分离ADC架构;

相似文献

外文文献
中文文献
专利

1. "Split ADC" Architecture for Deterministic Digital Background Calibration of a 16-bit 1-MS/s ADC [J] . John McNeill, Michael C. W. Coin, Brian J. Larivee IEEE Journal of Solid-State Circuits . 2005,第12期

机译：用于16位1-MS / s ADC确定性数字背景校准的“拆分ADC”架构
2. A background digital calibration of split-capacitor 16-bit SAR ADC with sub-binary architecture [J] . Cao Chao, Ye Qian, Zhu Zhangming, Microelectronics journal . 2015,第9期

机译：具有子二进制架构的分离电容16位SAR ADC的背景数字校准
3. All-Digital Background Calibration of a Successive Approximation ADC Using the “Split ADC” Architecture [J] . McNeill J. A., Chan K. Y., Coln M. C. W., Circuits and Systems I: Regular Papers, IEEE Transactions on . 2011,第10期

机译：使用“分离ADC”架构的逐次逼近型ADC的全数字背景校准
4. A split-ADC architecture for deterministic digital background calibration of a 16b 1 MS/s ADC [C] . McNeill, J., Coln, . 2005

机译：用于16b 1 MS / s ADC确定性数字背景校准的分离ADC架构
5. Background digital calibration of SAR ADC with fast FPGA emulation. [D] . Wang, Guanhua. 2013

机译：具有快速FPGA仿真功能的SAR ADC的后台数字校准。
6. Time-Interleaved SAR ADC with Background Timing-Skew Calibration for UWB Wireless Communication in IoT Systems [O] . Kiho Seong, Dong-Kyu Jung, Dong-Hyun Yoon, 2020

机译：物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
7. A 16-Bit 1-MS/s Pseudo-Differential SAR ADC With Digital Calibration and DNL Enhancement Achieving 92 dB SNDR [O] . Panpan Zhang, Wenjiang Feng, Peng Zhao, 2019

机译：具有数字校准和DNL增强的16位1-MS / S伪差分SAR ADC实现92 dB SNDR

Comments on 'Split ADC' architecture for deterministic digital background calibration of a 16-bit 1-MS/s ADC'

摘要

著录项

相似文献

相关主题

期刊订阅