A 320-fs RMS Jitter and – 75-dBc Reference-Spur Ring-DCO-Based Digital PLL Using an Optimal-Threshold TDC

Taeho Seong; Yongsun Lee; Seyeon Yoo; Jaehyouk Choi

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 320-fs RMS Jitter and – 75-dBc Reference-Spur Ring-DCO-Based Digital PLL Using an Optimal-Threshold TDC

【24h】

A 320-fs RMS Jitter and – 75-dBc Reference-Spur Ring-DCO-Based Digital PLL Using an Optimal-Threshold TDC

机译：使用最佳门限TDC的320fs RMS抖动和– 75dBc参考正弦环形DCO的数字PLL

获取原文

获取原文并翻译 | 示例

获取外文期刊封面目录资料

开具论文收录证明 >>

文献代查 >>

文献数据库（团队版） >>

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

This paper presents a ring-type, digitally controlled oscillator (DCO)-based integer-

机译：本文介绍了一种基于环型数控振荡器（DCO）的整数-

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2019年第9期|2501-2512|共12页
作者
Taeho Seong; Yongsun Lee; Seyeon Yoo; Jaehyouk Choi;
展开▼
作者单位

Ulsan National Institute of Science and Technology (UNIST) Ulsan South Korea;

Korea Advanced Ins;

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类
关键词
Jitter; Phase locked loops; Oscillators; Frequency measurement; Quantization (signal); Clocks; Timing;

机译：抖动锁相环;振荡器;频率测量;量化（信号）;时钟;定时;

相似文献

外文文献
专利

1. Jitter Minimization in Digital PLLs with Mid-Rise TDCs [J] . Avallone Luca, Kennedy Michael Peter, Karman Saleh, Circuits and Systems I: Regular Papers, IEEE Transactions on . 2020,第3期

机译：抖动在数字PLL中最小化，中升TDC
2. A 14-nm 0.14-ps_rms Fractional-N Digital PLL With a 0.2-ps Resolution ADC-Assisted Coarse/Fine-Conversion Chopping TDC and TDC Nonlinearity Calibration [J] . Chih-Wei Yao, Ronghua Ni, Chung Lau, Solid-State Circuits, IEEE Journal of . 2017,第12期

机译：具有0.2ps分辨率ADC辅助的粗/精细转换斩波TDC和TDC非线性校准的14nm 0.14ps _{rms 小数N分数字PLL}
3. A Spur-Frequency-Boosting PLL With a ?74 dBc Reference-Spur Suppression in 90 nm Digital CMOS [J] . Elsayed, M.M., Abdul-Latif, IEEE Journal of Solid-State Circuits . 2013,第9期

机译：在90 nm数字CMOS中具有？74 dBc参考杂散抑制的杂散频率提升PLL
4. A −242dB FOM and −75dBc-reference-spur ring-DCO-based all-digital PLL using a fast phase-error correction technique and a low-power optimal-threshold TDC [C] . Taeho Seong, Yongsun Lee, Seyeon Yoo, IEEE International Solid- State Circuits Conference . 2018

机译：采用快速相位误差校正技术和低功耗最佳阈值TDC的-242dB FOM和-75dBc参考杂散环DCO基全数字PLL
5. A 2.9-to-4.0GHz fractional-N digital PLL with Bang-Bang phase detector and 560fsrms integrated jitter at 4.5mw power [O] . Davide Tasca, Marco Zanuso, Giovanni Marzin, 2011

机译：具有Bang-Bang鉴相器和560fsrms集成抖动的2.9至4.0GHz小数N数字PLL，功耗为4.5mw

A 320-fs RMS Jitter and – 75-dBc Reference-Spur Ring-DCO-Based Digital PLL Using an Optimal-Threshold TDC

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅