首页> 外文期刊>Pomiary Automatyka Kontrola >Algorytm odtwarzania zegara transmisji dla pakietowych systemów radiokomunikacyjnych o zmiennej szybkości bitowej
【24h】

Algorytm odtwarzania zegara transmisji dla pakietowych systemów radiokomunikacyjnych o zmiennej szybkości bitowej

机译:恢复具有可变比特率的分组无线通信系统的传输时钟的算法

获取原文
获取原文并翻译 | 示例

摘要

W artykule zaprezentowano metodę wykorzystania preambuły radiowej ramki transmisyjnej jako nośnika dodatkowych informacji np. o szybkości bitowej pakietu. Metoda ta znajduje zastosowanie w systemach radiokomunikacyjnych o adaptacyjnej przepływności danych i polega na wykorzystaniu i rozróżnianiu więcej niż jednego ciągu synchronizacyjnego. W opisywanym rozwiązaniu układ FPGA odtwarza zegar na podstawie sygnału binarnego w paśmie podstawowym pochodzącego z odbiornika radiowego. W artykule zaprezentowano algorytm detekcji i odtwarzania zegara wraz z metodologią doboru jego parametrów. Przedstawiono analizę prawdopodobieństwa błędnej synchronizacji oraz przykładową implementację wykorzystującą cztery 64-bitowe preambuły.%The paper presents a way of using radio packet preamble as a carrier of additional information about a packet, such as data transmission rate. This method can be used in multi-rate radiocommunication systems and is based on distinguishing more than one preamble, as opposed to IEEE 802.11 standard, which provides special packet fields for that purpose. The algorithm is implemented in a FPGA device which processes base band data from a radio transceiver and feeds it along with the recovered clock to a microcontroller (fig.l). Section 3 describes the algorithm used. The input signal is processed by parallel correlators and a preamble is considered to be detected when one of the outputs goes above a certain threshold (Fig.2). Section 4 presents an analytical model of the system as well as the synchronization error probability definition and estimation. It also provides guidance on how to choose the right preamble sequences. In Section 5 the analytical model is confronted with behavioral simulation of an exemplary system that uses four different 64-bit long preambles (Fig.4). Additionally, two binary sequence families are studied (Fig.5): the Gold codes [4] and minimum peak side lobe codes [6]. This section also presents a method for choosing the threshold level parameter in the preamble detection algorithm. The last section summarizes the paper.
机译:该文章提出了一种使用传输帧的无线电前导码作为附加信息的载体的方法,例如,有关包的比特率的信息。该方法在具有自适应数据速率的无线电通信系统中得到应用,并且涉及多个同步字符串的使用和鉴别。在所描述的解决方案中,FPGA系统基于来自无线电接收器的基带中的二进制信号来重新创建时钟。本文介绍了时钟检测和恢复算法以及选择其参数的方法。本文提供了对不正确同步的可能性的分析以及使用四个64位前同步码的示例实现。%本文提出了一种使用无线数据包前同步码作为有关数据包的附加信息的载体的方法。该方法可用于多速率无线电通信系统中,并且基于区分多个前导码的方法,与IEEE 802.11标准相反,IEEE 802.11标准为此目的提供了特殊的分组字段。该算法在FPGA器件中实现,该FPGA器件处理来自无线电收发器的基带数据,并将其与恢复的时钟一起馈送到微控制器(图1)。第3节介绍了所使用的算法。输入信号由并行相关器处理,并且当输出之一高于某个阈值时(图2),则认为检测到前同步码。第4节介绍了系统的分析模型以及同步错误概率的定义和估计。它还提供有关如何选择正确的前导序列的指南。在第5节中,分析模型面临着使用四个不同的64位长前导码的示例性系统的行为仿真(图4)。另外,研究了两个二进制序列族(图5):Gold码[4]和最小峰旁瓣码[6]。本节还介绍了一种在前同步码检测算法中选择阈值级别参数的方法。最后一部分总结了论文。

著录项

  • 来源
    《Pomiary Automatyka Kontrola》 |2011年第8期|p.926-929|共4页
  • 作者单位

    AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE,ul. Mickiewicza 30, 30-103 Kraków;

    AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE,ul. Mickiewicza 30, 30-103 Kraków;

    AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE,ul. Mickiewicza 30, 30-103 Kraków;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 pol
  • 中图分类
  • 关键词

    preambuła; odtwarzanie zegara; transmisja radiowa;

    机译:前言;时钟播放;无线电传输;

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号