机译:使用微程序控制系统的FPGA中MD5算法的硬件实现
UNIWERSYTET ZIELONOGÓRSKI, INSTYTUT INFORMATYKI I ELEKTRONIKI ul. Licealna 9, 65-417 Zielona Góra;
UNIWERSYTET ZIELONOGÓRSKI, INSTYTUT INFORMATYKI I ELEKTRONIKI ul. Licealna 9, 65-417 Zielona Góra;
UNIWERSYTET ZIELONOGÓRSKI, INSTYTUT INFORMATYKI I ELEKTRONIKI ul. Licealna 9, 65-417 Zielona Góra;
mikroprogramowany układ sterujący; osadzony blok pamięci; algorytm MD5; FPGA;
机译:FPGA系统中σIRD分解算法的硬件实现
机译:FPGA中控制算法的自动软件和硬件实现
机译:Xilinx Virtex4 FPGA中的向后归约算法的硬件实现
机译:具有固定前庭闪烁的患者的双向兴奋系统的最佳膨胀