首页> 外文期刊>Pomiary Automatyka Kontrola >Kodowanie klas POLC w mikroprogramowanych układach sterujących
【24h】

Kodowanie klas POLC w mikroprogramowanych układach sterujących

机译:微程序控制系统中POLC类的编码

获取原文
获取原文并翻译 | 示例

摘要

The paper presents new synthesis results of six structures of a compositional microprogram control unit (CMCU) targeted mainly at FGPAs. The structure of CMCU consist of two main parts: a control memory and an addressing circuit. The control memory stores microinstructions which are sent to the data path. The addressing circuit is responsible for selecting a microinstruction from the control memory. The addressing part of the CMCU is implemented using LUT tables, while the control memory is implemented using embedded memory blocks (EMB). Partitioning the set of operational linear chains (OLC) into pseudoeqivalent classes of chains (POLC) is used in all structures to reduce the size of the CMCU addressing part. The codes of POLCs are stored in the control memory by extending the microinstruction format or by inserting additional control microinstructions (Figs. 2, 3 and 4). The CMCU structures were tested using linear graph-schemes of the algorithm (see Tab. 1). The synthesis was made in Xilinx ISE and Altera Quartus for FPGA and CPLD devices. The synthesis results (Figs. 5 and 6) show that the size of the combinational part for the tested CMCU structures can be reduced by 20% to 50% depending on the CMCU structure (when compared to the base structure - average results). The results also show that the natural binary encoding and Gray's encoding are best for POLC classes. Both encodings give the smallest size of the addressing part and require less control memory space.%W artykule przedstawiono rezultaty syntezy sześciu struktur układów mikroprogramowanych (CMCU), które wykorzystują koncepcję podziału zbioru łańcuchów operacyjnych na klasy łańcuchów pseudorównoważnych (POLC). Przedstawione w pracy struktury układów mikroprogramowanych są przeznaczone przede wszystkim do zastosowania w układach FPGA. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca jest implementowana z użyciem osadzonych bloków pamięci. Badania przeprowadzono dla czterech popularnych kodowań stanów: kodowania binarnego, kodowania one-hot, kodowania Gray'a oraz kodowania Johnson'a.
机译:本文介绍了主要针对FGPA的组成微程序控制单元(CMCU)的六个结构的新合成结果。 CMCU的结构包括两个主要部分:控制存储器和寻址电路。控制存储器存储微指令,这些微指令被发送到数据路径。寻址电路负责从控制存储器中选择微指令。 CMCU的寻址部分是使用LUT表实现的,而控制存储器是使用嵌入式存储块(EMB)实现的。在所有结构中均使用将操作线性链(OLC)集合划分为伪等价链(POLC)类来减小CMCU寻址部分的大小。通过扩展微指令格式或插入其他控制微指令(图2、3和4),将POLC的代码存储在控制存储器中。使用该算法的线性图方案测试了CMCU结构(请参见表1)。该综合是在Xilinx ISE和Altera Quartus中针对FPGA和CPLD器件进行的。合成结果(图5和6)显示,根据CMCU结构(与基本结构相比,平均结果),被测CMCU结构的组合部分的尺寸可以减小20%至50%。结果还表明,自然二进制编码和格雷编码最适合POLC类。两种编码都提供了寻址部分的最小大小,并且需要的控制内存空间也较小。 Przedstawione的价格合理,FPGA的价格在przeznaczone的价格从zazysowania的价格上涨了。 Częććkombinacyjnaukładumikroprogramowanego jest realizowana zużyciemtablic LUT,natomiastpamięćsterującajest Implementowana zużyciemosadzonychblokówpamięci。 Badania przeprowadzono dla czterech Popularnychkodowań国家/地区:kodowania binarnego,kodowania一热,kodowania Gray'a oraz kodowania Johnson'a。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号