Symulacje komputerowe efektu podziału ładunku w detektorach półprzewodnikowych z wykorzystaniem układu FPGA

摘要

In recent years, there have been a lot of improvements in application of specific integrated circuits. New ideas have been also implemented in 2D X-Ray detectors which can be used in medical imaging. To understand the structure and the functionality of biological systems, there are required imaging systems of high spatial resolution. The aim is to improve the image quality but also to reduce the time of tissue exposure to the radiation. One of the major problems that needs to be solved while designing a detector with pixel dimensions less than 200 nm × 200 μm is compensation of charge sharing effect, presented schematically in Fig. 1. When a photon hits a detector close to the border between pixels, the resultant charge cloud is divided between up to four neighbor readout channels. Introduction of the compensation algorithm C8P1 [1] leads to a proper measurement of the spatial hit position as well as photon energy despite the fact that charge sharing occurred. Since the algorithm should be verified before hardware implementation, simulation using the Monte Carlo method was implemented. The simulation step is a crucial part in a design process, although it often takes much time to perform the simulations, as there are multiple parameters in the model that vary in specific ranges (Tab.1). Taking the execution time into account, a new solution using the FPGA (Field Programmable Gate Array) was proposed (Fig. 4). Measurements of the operation execution time (Tab. 2) show that implementing simulations in an FPGA chip can accelerate calculations about 1000 times in comparison with the standard PC implementation (with Intel Core i7 processor), which is a significant improvement considering the integrated circuit design process.%Artykuł prezentuje wykorzystanie metody Monte Carlo do analizy efektu podziału ładunku w detektorach półprzewodnikowych. Są one niezbędne do podnoszenia jakości obrazowania medycznego, gdyż ze względu na pojawiające się na krawędziach pikseli rozmycie obniża dokładność pomiaru zarówno pozycji jak i energii. Wykonanie symulacji jest niezwykle istotne w pierwszym etapie projektowania dedykowanych układów scalonych, wymaga jednak dużych nakładów obliczeniowych, gdyż symulacje należy wielokrotnie powtarzać dla różnych wartości parametrów wejściowych. Zaproponowano zatem implementację przedstawionych algorytmów w układzie FPGA (Field Programmable Gate Array), pozwalającym na zrównoleglenie dużej ilości obliczeń i przez to na znaczące ich przyspieszenie.