机译:亚微米动态逻辑CMOS电路软错误率的计算方法
Technische Universitaet Berlin, Institut fuer Mikroelektronik, Sekr. J13, Jebensstrasse 1, 10623 Berlin, Germany;
soft-error rate; dynamic CMOS logic; funnelling; single event upset; charge collection by diffusion;
机译:动态逻辑电路中的电荷共享问题:BiCMOS与CMOS和1.5 V BiCMOS动态逻辑电路无电荷共享问题
机译:动态逻辑电路中的电荷共享问题:没有电荷共享问题的BiCMOS vsCMOS和1.5 V BiCMOS动态逻辑电路
机译:准确计算CMOS逻辑单元和电路的不可靠性
机译:负载和逻辑协同优化,用于设计抗软错误的纳米CMOS电路
机译:CMOS数字电路的准确功率估计及其在低功率数字逻辑合成中的应用。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:具有实际门延迟模型的CmOs组合逻辑电路的精确动态功耗估计