机译:子插值在FPGA器件中的延迟线时间数字转换器中的作用
Politecn Milan, DEIB, Via Golgi 40, I-20133 Milan, Italy;
Politecn Milan, DEIB, Via Golgi 40, I-20133 Milan, Italy;
Politecn Milan, DEIB, Via Golgi 40, I-20133 Milan, Italy;
Time-to-Digital Conversion; TDC; FPGA; Sub-interpolation; Calibration;
机译:基于20和28 nm FPGA的多通道,低非线性时间数字转换器
机译:基于游标并行延迟线的时间数字转换器
机译:基于游标并行延迟线的时间数字转换器
机译:基于FPGA的3D(X,Y,T)成像系统,具有交叉延迟线路检测器和八个通道高性能的时间到数字转换器
机译:FPGA上的高分辨率时间数字转换器,用于与时间相关的单光子计数。
机译:在具有实时温度校正的60 nm FPGA中实现的8.8 ps RMS分辨率时间数字转换器
机译:基于28nm FPGA且具有嵌入式bin宽度校准的低非线性度,无缺失代码的无时间数字转换器