...
首页> 外文期刊>日経エレクトロニクス >処理速度を5倍にしたICの自動配置配線EDA、Synopsysが発表
【24h】

処理速度を5倍にしたICの自動配置配線EDA、Synopsysが発表

机译:Synopsys宣布以5倍的处理速度自动为IC放置和布线EDA

获取原文
获取原文并翻译 | 示例

摘要

米Synopsys社は、自動配置配線(レイアウト)設計用EDAツールの新製品「IC Compiler Ⅱ」(ICC Ⅱ)を発表した。既存製品「IC Compiler」(以下、ICC Ⅰ)に比べて詳細配置配線処理の処理速度が5倍に向上し、処理に必要なメモリー容量は1/2になった。高速化に当たっては、マルチスレツドによる分散処理を実施するなど、コンピューティングリソースのフル活用を図った。
机译:美国Synopsys公司宣布了一种新的EDA工具“ IC编译器Ⅱ”(ICCⅡ),用于自动布局和布线(布局)设计。与现有产品“ IC编译器”(以下简称ICC I)相比,详细布局和布线处理的处理速度提高了五倍,处理所需的存储容量减少了一半。为了加快速度,我们通过多线程实现分布式处理来充分利用计算资源。

著录项

  • 来源
    《日経エレクトロニクス 》 |2014年第12期| 91-91| 共1页
  • 作者

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号