...
机译:基于FPGA的多重重量和神经元容错数字多层感知器
Polytechnic University, Hashimoto-dai 4-1-1, Sagamihara-shi 252-0132, Japan;
Polytechnic University, Hashimoto-dai 4-1-1, Sagamihara-shi 252-0132, Japan;
multilayer perceptron; fault tolerance; weight fault; neuron fault; VHDL; FPGA;
机译:具有所需鲁棒性的容错多层感知器的设计
机译:从每日流量预测的角度来看,SAS多层感知器模型和小波多层感知器模型的性能比较
机译:带有多层感知器的单插补和结合多层感知器和k近邻的多重插补的单调模式
机译:多重重和神经元容错数字多层神经网络
机译:具有动态学习率的优化多层感知器对乳房微波层析成像图像进行分类
机译:基于深度学习的抓取强度预测方法:多层感知和多项式回归方法的比较
机译:基于FPGA的高度可集成的运行时可配置多层感知器