机译:具有可变树突延迟的新型一元尖峰神经网络乘法器的高效硬件实现
Inst Politecn Nacl, Ave Santa Ana 1000, Mexico City 04430, DF, Mexico;
Inst Politecn Nacl, Ave Santa Ana 1000, Mexico City 04430, DF, Mexico;
Inst Politecn Nacl, Ave Santa Ana 1000, Mexico City 04430, DF, Mexico;
Inst Politecn Nacl, Ave Santa Ana 1000, Mexico City 04430, DF, Mexico;
Inst Politecn Nacl, Ave Santa Ana 1000, Mexico City 04430, DF, Mexico|ESIME Culhuacan, Mexico City, DF, Mexico;
FPGA; Unary multiplier; Dendritic delays; Neuromorphic;
机译:高效和硬件友好的方法,以实现尖刺神经网络的竞争学习
机译:高效的低成本神经网络路由结构,用于增强神经网络硬件实现
机译:使用具有尖峰延迟的尖峰神经P系统的新型并行乘法器
机译:区域高效架构,用于在可重构硬件上进行生物合理的尖峰神经网络的大规模实现
机译:神经尖峰压缩传感算法的高效硬件实现
机译:尖峰神经网络有效硬件实现的概率尖峰传播
机译:用于尖峰神经网络硬件实现的高效,低成本的路由架构