机译:放大器中的数字锁:使用数字信号处理器进行研究,设计和开发
Facultad de Matemdtica, Astronomia y Fisica (FAMAF), Universidad National de Cordoba, Ciudad Universitaria, Av. Medina Allende s, 5000 Cordoba, Argentina;
digital signal processing; discrete phase locked loop; lock in amplifier; phase locked loop;
机译:简化数字锁相环的方式:未来采用数字信号处理来减轻杂散和干扰的时钟生成
机译:平滑数字锁相环的方式:未来时钟生成,数字信号处理,用于缓解刺激和干扰
机译:使用通用数字信号处理器的AM立体声信号数字接收器设计
机译:检测弱光电信号的数字锁相放大器设计
机译:用于数字蜂窝通信信号的线性RF功率放大器设计的频谱建模
机译:使用数字信号处理的新型非骨水泥股骨柄的主要稳定性识别
机译:基于FPGA的线性全数字锁相环在信号处理中的设计与实现。