机译:MPEG-4视频解码器的面向FPGA的硬件/软件实现
Faculty of Electrical Engineering, University of Ljubljana, Trzaska 25, 1000 Ljubljana, Slovenia;
MPEG-4 decoder; field-programmable gate array; hardware; very large scale integration; Co-design;
机译:面向FPGA的ECG心跳检测和分类算法的硬件/软件实现
机译:采用高效硬件/软件分区的AVS HDTV视频解码器架构
机译:用于H.263视频编码的HW / SW CodeSign体系结构的FPGA实现
机译:MPEG-2视频解码器的硬件/软件分区优化和VLSI-FPGA实现
机译:用于MPEG-4视频对象解码的VLSI体系结构。
机译:针对极端条件的极端压缩:使用MPEG-4视频压缩识别CT图像的最佳压缩的初步研究
机译:具有粗粒度可重构多媒体系统的HW / SW分区的AVS Jizhun解码器的实现