机译:关于嵌入式处理器中指令缓存的系统级漏洞的表征和优化
Nanjing Univ, Dept Comp Sci & Technol, State Key Lab Novel Software Technol, Nanjing 210008, Jiangsu, Peoples R China;
Nanjing Univ, Dept Comp Sci & Technol, State Key Lab Novel Software Technol, Nanjing 210008, Jiangsu, Peoples R China;
Embedded processors; Instruction cache; Reliability; Soft errors; Vulnerability factor;
机译:缓存漏洞方程式,用于保护嵌入式处理器缓存中的数据免受软错误的影响
机译:使用指令漏洞因子对嵌入式处理器进行快速,准确的架构漏洞分析
机译:DLIC:解码的循环指令缓存,用于节能型嵌入式处理器
机译:表征针对软错误的指令缓存的系统级漏洞
机译:针对单处理器和多处理器系统,评估针对瞬时错误的缓存漏洞。
机译:用简单的可锁定指令缓存减少WCET和分析时间
机译:下一代嵌入式处理器中高度关联指令缓存的节能设计