机译:初创公司将路由器瞄准领先的ASIC设计
机译:Broadcom的Jericho2交换路由芯片拥有10 Tbps的容量
机译:Broadcom的芯片使寻路更加准确
机译:针对芯片底部(从基板一侧)进行有效冷却以实现三维(3D)芯片堆叠的封装结构要求的提案
机译:动态可重配置架构的设计旨在减少FPGA-ASIC的差距。
机译:使用蚁群优化(ACO)路由器芯片的无线传感器网络中的路由
机译:片上网络的无缓冲和缓冲路由算法的FPGA和ASIC实现的比较评估
机译:用于asIC认证的测试芯片。测试芯片和制造运行N06J结果。 HIRIs数据压缩器芯片。标准单元和sEU sRam芯片结果