...
机译:布局相关性导致BEOL介电可靠性偏离泊松面积缩放
IMEC, Kapeldreef 75, 3001 Leuven, Belgium;
机译:集成气体簇工艺以实现铜互连的可靠性和对BEOL介电材料的工艺影响评估
机译:时间依赖性介质击穿和应力引起的泄漏电流对Gbit级DRAM高介电常数(Ba,Sr)TiO / sub 3 /薄膜电容器可靠性的影响
机译:在由(^ {252} )CF中子诱导的染色体畸变中观察到泊松统计的偏差
机译:时间相关的介电击穿和应力引起的漏电流对(Ba,Sr)TiO / sub 3 /薄膜电容器的Gbit级DRAM可靠性的影响
机译:用于高级互连的多孔低k电介质的机械可靠性:多孔低k电介质的不稳定性机理及其通过惰性等离子体引发的骨架结构再聚合的介导研究。
机译:FinFET Cu BEOL工艺中金属间介电层等离子体诱发损伤的测试图案设计
机译:铜BEOL布局设计规则的物理,电气和可靠性考虑