...
机译:异步Vlsi电路中最坏情况下的延迟和成品率估计的新概念
机译:MOS VLSI电路中最坏情况延迟的晶体管级估计
机译:基于CNFET的VLSI电路的统计功能成品率估计和增强
机译:可重构VLSI电路中与缺陷相关的良率损失的准确估计
机译:异步VLSI SOC中最坏情况延迟评估的新概念
机译:集成电路中的分布式电路:VLSI中的信号完整性,串扰和延迟。
机译:探索在神经元回路中产生延迟和预期同步的锁相机制
机译:异步电路的新概念最坏情况延迟和产量估计
机译:基于约束门延迟比的延迟自由实现异步时序开关电路。