...
机译:使用3D模型建模势垒厚度和低k介电常数对电路可靠性的影响
School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639 798, Singapore;
School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore 639 798, Singapore Singapore Institute of Manufacturing Technology, A~* star, Singapore;
机译:PECVD低k碳掺杂二氧化硅介电薄膜的厚度依赖性介电击穿:建模和实验
机译:低k铜互连中随时间变化的介电击穿:机理和可靠性模型
机译:微电子集成电路中互连低k电介质的电降解模型
机译:渗流缺陷成核和生长模型,用于评估低k介电击穿对电路可靠性的影响
机译:用于ULSI互连应用的低k电介质的关键特性和可靠性:厚度和温度依赖性。
机译:铜低k互连中随时间变化的介电击穿:机理和可靠性模型
机译:铜低k互连中与时间相关的介电击穿:机制和可靠性模型