机译:利用目标应用程序的容错能力,有效提高数字电路的可靠性
Institut Telecom/Telecom ParisTech, CNRS-LTCI UMR 514, COMELEC, Paris, France;
rnInstitut Telecom/Telecom ParisTech, CNRS-LTCI UMR 514, COMELEC, Paris, France Military Institute of Engineering, Rio de Janeiro, Brazil;
rnInstitut Telecom/Telecom ParisTech, CNRS-LTCI UMR 514, COMELEC, Paris, France;
rnInstitut Telecom/Telecom ParisTech, CNRS-LTCI UMR 514, COMELEC, Paris, France;
机译:一种有效的顺序数字电路设计,可减少纳米级CMOS技术中的软错误
机译:智能鲁棒性插入可优化VLSI电路的瞬态误差容限
机译:改善自然自定时电路容差对短期软误差
机译:可靠性驱动设计流程中CMOS数字电路中逻辑错误的统计模型
机译:改善纳米数字电路中软错误的可靠性。
机译:基于代谢组学的表型改良基因靶点识别策略及其在酿酒酵母中对1-丁醇耐受性的应用
机译:利用快速栅极尺寸方案来实现数字电路的软误差可靠性