机译:利用泄漏电流估计来改善浮栅闪存中数据保留的方法
School of Electrical and Electronic Engineering, Yonsei University, Seoul, Republic of Korea;
School of Electrical and Electronic Engineering, Yonsei University, Seoul, Republic of Korea;
Research and Development Division, SK Hynix Semiconductor Inc., Icheon, Republic of Korea;
Research and Development Division, SK Hynix Semiconductor Inc., Icheon, Republic of Korea;
Research and Development Division, SK Hynix Semiconductor Inc., Icheon, Republic of Korea;
School of Electrical and Electronic Engineering, Yonsei University, Seoul, Republic of Korea;
机译:氧化物应力分离技术在低电场下测量40 nm浮栅嵌入式闪存ONO泄漏电流的开发与应用
机译:P型浮栅,用于保留和改善闪存设备的P / E窗口
机译:最佳浮栅电势,用于扩展后烘烤方法的数据保持能力,每单元NAND闪存低于20 nm三重级
机译:一种新型浮栅工程技术,可改善闪存设备的数据保留能力
机译:设计用于非易失性闪存设备的纳米晶体浮栅。
机译:经过溶液处理的分子浮栅用于柔性闪存
机译:栅极漏极电流对DRam数据保持时间尾部分布的影响
机译:多点室温下的阈值电压改善和栅极漏电流降低操作单电子晶体管(RT-sET)