机译:用于纳米级CMOS电路的掺杂剂隔离肖特基势垒SOI MOSFET中的工程掩埋氧化物
Department of Electrical Engineering, Indian Institute of Technology, Kanpur 208 016, India;
Department of Electrical Engineering, Indian Institute of Technology, Kanpur 208 016, India;
机译:掺杂剂隔离的肖特基势垒SOI MOSFET中的工程隔离物,用于纳米级CMOS逻辑电路
机译:用于低功率混合信号电路的非对称漏极下陷掺杂物隔离的肖特基势垒超薄体SOI MOSFET
机译:掺杂剂隔离的肖特基势垒SoI MOSFET的蒙特卡洛研究:增强RF性能
机译:用于低变异性纳米级CMOS电路的掺杂剂隔离的肖特基势垒SOI MOSFET中的工程掩埋氧化物
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:具有高k La2O3 / ZrO2栅极电介质的肖特基势垒SOI-MOSFET
机译:肖特基势垒工程可降低纳米级CMOS晶体管的接触电阻