...
机译:通过设计闩锁增强的辐射-综述和SEU故障模拟
Indian Inst Technol, Subir Chowdhury Sch Qual & Reliabil, Kharagpur 721302, W Bengal, India;
Indian Inst Technol, Subir Chowdhury Sch Qual & Reliabil, Kharagpur 721302, W Bengal, India;
ISRO Satellite Ctr, Bengaluru 560017, India;
ISRO Satellite Ctr, Bengaluru 560017, India;
RHBD latches; SEU; Dual double exponential current model; Critical node; High impedance node;
机译:SA3300微处理器中电阻硬化D型闩锁的SEU模拟和测试
机译:纳米CMOS防辐射门闩的设计与性能评估
机译:32和45 nm设计辐射增强(RHBD)SOI锁存器
机译:0.18μmCMOS商业流程中三个SEU免疫锁存器的设计和仿真
机译:硅锗HBTS中SEU的三维模拟和设计的辐射硬化。
机译:从头算分子动力学模拟堆垛层错对3C-SiC辐射响应的影响
机译:通过耦合实验/模拟方法设计辐射增强型稀土掺杂放大器
机译:sa3300微处理器中的设计和电阻硬化D锁存器的sEU响应。