机译:用于地面环境的65nm CMOS 6T和8T SRAM单元的单个事件UPSET表征
Univ Illes Balears Dept Fis Grp Sistemes Elect Palma De Mallorca Spain;
Univ Illes Balears Dept Fis Grp Sistemes Elect Palma De Mallorca Spain;
Univ Illes Balears Dept Fis Grp Sistemes Elect Palma De Mallorca Spain;
Univ Illes Balears Dept Fis Grp Sistemes Elect Palma De Mallorca Spain;
SRAM; SEU; Mixed field; CHARM; Single Event Effects; Soft errors; Single Event Upsets; Memory; CMOS; Static Random Access Memory; SEE;
机译:商业批量65nm CMOS SRAM和触发器中的单事件翻转和多单元翻转建模
机译:LEO辐射环境中65 nm SRAM位单元的单事件翻转速率确定
机译:重离子在65 nm先进CMOS技术SRAM上引起的单事件翻转
机译:N阱对6T SRAM单元中65 nm CMOS三阱技术中单事件翻转的影响
机译:在16NM技术中使用FinFET和CMOS的8T SRAM单元的设计与性能评估
机译:细胞间生物加工多样性的起源以及在单细胞水平上揭示的细胞外环境的含义
机译:用于65 nm CMOS技术中亚阈值操作的6T和10T SRAM单元的比较分析
机译:使用sEU数据,经典可靠性模型和空间环境数据表征系统级单事件翻转(sEU)响应。