...
机译:接口陷阱对源极栅极/通道SOI TFET性能的影响
Natl Inst Technol Silchar, Dept Elect & Commun Engn, Silchar 788010, Assam, India;
Natl Inst Technol Silchar, Dept Elect & Commun Engn, Silchar 788010, Assam, India;
SOI TFET; Interface traps; Back gate voltage; Ambipolar current; Gate-on-source;
机译:温度和固定氧化氧化物电荷变化对源极/通道SOI TFET性能及其电路应用的影响
机译:栅极源/通道SOI-TFET的分析漏极电流模型
机译:用于源极/通道栅极SOI-TFET的紧凑带间隧道电流模型
机译:应变和界面陷阱对III–V纳米线TFET性能的影响
机译:从界面陷阱处复合电流的线形中提取亚微米MOS晶体管中的沟道杂质浓度分布
机译:一种新型多拔鳍形SiGe SiGe通道TFET性能提高
机译:关于使用不可靠数据对引导通道估计性能的影响
机译:基于土壤地平线界面土壤有机碳和化学元素差异识别军事对考古矿床的影响。