机译:三维包装结构中的浮动平面对同时开关噪声的影响
SPICE; ball grid arrays; current distribution; eddy currents; equivalent circuits; integral equations; integrated circuit interconnections; integrated circuit noise; integrated circuit packaging; SPICE simulation; ball grid array; eddy current; equivalent circuit; fl;
机译:三维包装结构中的浮动平面对同时开关噪声的影响
机译:三维封装结构中的浮动平面对同时开关噪声的影响
机译:同时开关噪声:平面和平面信号走线耦合的影响
机译:三维包装中浮动平面的影响同时开关噪声的结构
机译:减少VLSI封装中同时开关噪声的新颖设计技术。
机译:通过同时在多个平面上进行照明和检测的三维荧光显微镜
机译:一种低噪声低功耗45nm技术的混合信号VLSI电路的同时开关噪声(SSN)减少模型