...
机译:逻辑电路故障分析的完整模型
Department of Computer Engineering, Hongik University, Seoul, Korea;
logic synthesis; low-power design; power optimization; glitch;
机译:G矢量:逻辑电路中毛刺分析的新模型
机译:降低毛刺功率的高效算法[CMOS逻辑电路]
机译:对用于Josephson逻辑和存储电路的带状线的完整分析
机译:逻辑电路毛刺分析的完整模型
机译:逻辑电路中的软错误:分析和建模。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:基于FPGA的算术电路中的毛刺效应建模
机译:铀资源模型研究。第四部分。逻辑:构建遗传地质模型集成逻辑电路的计算机图形程序。进度报告