机译:RAMP输入下电流模式高速互连的有效延迟和相交估计模型
National Institute of Technology Warangal,Warangal, Andhra Pradesh 506004, India;
National Institute of Technology Warangal,Warangal, Andhra Pradesh 506004, India;
National Institute of Technology Warangal,Warangal, Andhra Pradesh 506004, India;
Coupled line; crosstalk; delay; ramp input; Eudes model; RLC interconnects; MacLaurin series; Scaling and Squaring; transient analysis; transfer function; SOC;
机译:具有趋肤效应的斜坡输入的片上RLC互连的显式串扰感知延迟建模
机译:用于估计高速互连中的延迟和串扰的频谱模型
机译:使用延迟代数方程的RLC互连的有效延迟和串扰建模
机译:电流模式高速VLSI互连的封闭形式延迟估计模型
机译:具有非线性终端的高速VLSI互连的延迟和串扰仿真。
机译:基于图像的图像输入功能估计的单输入 - 双输出建模
机译:具有斜坡效应的片上RLC全局互连的分析串扰建模
机译:高速数字电路中互连和电容不连续的有效建模