机译:纳米CMOS栅极中输出跃迁时间的简单准确建模
DII (Dipartimento di Ingegneria dell'lnformazione), Universita di Siena, 53100 Siena, Italy,DII (Dipartimento di Ingegneria dell'lnformazione), Universita di Siena, 53100 Siena, Italy;
DIEES (Dipartimento di Ingegneria Elettrica Elettronica e dei Sistemi), Universita di Catania,95125 Catania, Italy;
DII (Dipartimento di Ingegneria dell'lnformazione), Universita di Siena, 53100 Siena, Italy;
timing model; transition time; timing analysis; CMOS; VLSI;
机译:基于电荷分析的简单准确的亚微米CMOS栅极传输延迟模型
机译:用于深纳米CMOS的6T SRAM单元中通过设计参数精确进行Alpha-SER建模和优化的实验方法
机译:使用双输出-OTA的简单准确的CMOS样品和保持电路
机译:纳米CMOS门中的紧凑型和简单输出过渡时间模型
机译:纳米栅极长度部分耗尽硅-NON-insulator CMOS器件和电路中浮体效应的分析,建模和控制
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:CMOS结构的输出过渡时间建模