首页> 外文期刊>インターフェース >並列プロセッサXMOSの検証環境PAT2
【24h】

並列プロセッサXMOSの検証環境PAT2

机译:并行处理器XMOS验证环境PAT2

获取原文
获取原文并翻译 | 示例
       

摘要

前号ではトランスピュータの流れを汲む並列プロセッサXMOSの概要について解説した XMOSの特rn徴の一つにプログラミング言語XCの言語仕様が検証に使うモデルと近いので,検証が容易であることが挙げられる.そこで今回はXCに近い検証環境としてPAT2を取り上げ,検証を行う.
机译:在上一期中,我们介绍了利用晶片机流程的并行处理器XMOS的概述,XMOS的特点之一是编程语言XC的语言规范与验证所用的模型接近,因此验证容易。 。因此,这次,我们将PAT2作为类似于XC的验证环境,并执行验证。

著录项

  • 来源
    《インターフェース》 |2009年第12期|141-148|共8页
  • 作者

    小山尾 登;

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类
  • 关键词

  • 入库时间 2022-08-18 01:41:26

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号